DIALOG(R)File 347:JAPIO (c) 2006 JPO & JAPIO. All rts. reserv.

02208813 **Image available** SEMICONDUCTOR INTEGRATED CIRCUIT

PUB. NO.:

62-125713 [JP 62125713 A]

PUBLISHED:

June 08, 1987 (19870608)

INVENTOR(s): IWAHASHI HIROSHI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

60-265517 [JP 85265517]

FILED:

November 26, 1985 (19851126)

INTL CLASS:

[4] H03K-019/094; H03K-019/00

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide

Semiconductors, MOS)

JOURNAL:

Section: E, Section No. 556, Vol. 11, No. 346, Pg. 26,

November 12, 1987 (19871112)

ABSTRACT

PURPOSE: To eliminate the power consumption in an input circuit by providing an input circuit having P/N-channel MOS transistors (TRs) connected in series and a voltage drop means so as to decrease the power voltage by a prescribed value and to supply the result to the input circuit thereby avoiding the external connection of a resistor.

CONSTITUTION: The drain voltage of a MOS TR 21, that is, the power source voltage of a CMOS inverter 13 does not reach a value being the subtraction of a threshold voltage Vth21 from the gate voltage VG of the MOS TR 21. The voltage VG is a common voltage, then 0V, and in setting the voltage Vth21 to, e.g., -3V, in advance, the power source voltage of the CMOS inverter 13 does not reach 3V or above. Even when the threshold voltage of a P-channel MOS TR 11 is set to -1V, when the level '1' voltage of a signal CE is set to +2V or above, the TR 11 is turned off and no current is conducted to an inverter 13. Thus, the power consumption in the input circuit section is avoided without the connection of a resistor externally.

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 125713

@Int_CI_4

織別記号

厅内黎理番号

母公開 昭和62年(1987)6月8日

H 03 K 19/094

19/00

B - 8326-5 J C - 8326-5 J 101

審査請求 有 発明の数 1 (全4頁)

49発明の名称 半導体集積回路

> ②特 頤 昭60-265517

願 昭60(1985)11月26日 ❷出

@発明者 川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

砂出 顋 株式会社東芝 川崎市幸区堀川町72番地

邳代 理 人 弁理士 鈴江 武彦 外2名

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

(1) 外部から入力される信号がそれぞれのゲート に印加され、直列接続されたPチャネル及びNチ ャネルMOSトランジスタを有する入力回路と、 この入力回路と電景との間に挿入され、建設世圧 を所定値だけ降下してこの入力回路に供給する電 圧降下手段とを具備したことを特徴とする半導体 集结自然.

② 前記入力回路がPチャネル及びNチャネル MOSトランジスタからなる相様MOS型反転回 路で領域された特許請求の範囲第1項に記載の半 導体集積回路。

(3) 前記電圧降下手段が負極性の開館電圧を持つ デプレッション型のMOSトランジスタで構成さ れている特許請求の範囲第1項に記載の半導体集 梅日路。

に接続されている特許請求の範囲第3項に記載の 半導体集機回路。

前記電圧降下手段が直列接続された複数個の エンハンスメント型のPチャネルMOSトランジ スタで構成されている特許請求の範囲第1項に記 歳の半導体集積回路。

3. 発明の詳細な説明

[発明の技術分野]

この発明は相補MOS型構成の半導体集積回路 に係り、特に外部からの信号を受ける入力回路部 における消費電力の低減化を図った半退休集品図 際に関する。

[発明の技術的背景]

一般に、相補MOS型株成(以下、CMOSと 称する)の半導体集積回路はその低消費強力性が 特徴であり、このような低額食電力性のために最 近特によく用いられるようになってきている。こ のようなCMOS半導体集積回路の従来の入力回 路郡の構成を第4図に示す。この入力回路部は外 都信号、特にこの半導体集積容器を動作状態にす

特開昭62-125713(2)

るか、もしくは特殊状態にするかを決定するため のチップイネーブル信号だの入力包贷却である。 個号匠の入力増子10にはPチャネルのMOSトラ ンジスタ11及びNチャネルのMOSトランジスタ 12それぞれのゲートが接続されている。上記両「 MOSトランジスタ11及び12のドレインは共通に 接続され、PチャネルMOSトランジスタ11のソ ースは電硬電位VCに、NチャネルMOSトラン ジスタ12のソースはアース電位にそれぞれ接続さ れ、このMOSトランジスタ11及び12で信号定を 反転するCMOSインバータ13が構成されている。 さらにこのインバータ13の出力報子となるMOS トランジスタ11及び12のドレイン共通接続点14に は、次段のCMOSインバータ15を構成するPチ ャネルのM O S トランジスタ 16及び N チャネルの MOSトランジスタ17それぞれのゲートが接続さ れている。CMOSインバータ13の場合と同様に 上記両MOSトランジスタ 16及び 17のドシィンは 共通に接続され、さらにPチャネルMOSトラン ジスタ16のソースは営業営位 V C に、N チャネル

()

MOSトランジスタ17のソースはアース電位にそれぞれ接続されている。そしてこのインバータ15の出力鏡子となるMOSトランジスタ18及び17のドレイン共通接続点18の信号は、この後、何段がのインバータによって反転され、図示しない内がのインバータによって反転され、図示しない内がトランジスタはすべてエンハンスメントを型ののサランジスタのバックゲートはそれぞれのソースに接続されている。

()

このような構成の入力回路部を鍛えた半導体祭 強回路では、チップイネーブル信号でが"O"レ ベルに設定されることによって動作状態にされ、 "1"レベルに設定されることによって特徴状態 にされ、この特徴状態のときには消費電力が低減 化される。

ところで、CMOS半導体集積回路では外部信号に対する応答特性と直流的な安定動作を図るために、より詳しくいえば高速動作とより低い電源電圧で動作が可能となるようにするために、内部

の P チャネルM O S トランジスタと N チャネル M O S トランジスタの課値電圧 はそれぞれ - 1 V と + 1 V程度に設定されている。

【背景技術の問題点】

ところで、上記のような関値電圧を持つMOSトランジスタで構成されているCMOS半準体を関係ないはNチャネルMOSカはBBの出力信号で駆動する場合、でといいるJの関係の関係の関係を表して、このような信息の関係の入力に入力されると、Pのである。様子10に入力されると、Pのが存入が対してあっても入力回路部のインバータ13では関係した。Cとアースとの間に電流が流れ、電力が消費される。

そこでこのような消費電力をなくすため、さらに従来では第4回において破壊で示すように集積回路の外部において、密駆VCと入力増子10との間にプルアップ用の抵抗19を挿入することが行わ

れている。すなわち、入力増子10に"1"レベルの信号が入力されたときにその"1"レベルの電圧を電像 V C までつり上げることにより、 P チャネルM O S トランジスタ11をオフさせて入力回路 邸における消費電力をなくすものである。

特開昭62-125713(3)

を予め集積回路内に形成しておくことは不可能で ある。

1)

[発明の目的]

この発明は上記のような事情を考慮してなされたものであり、その目的は、外部に抵抗を接続することなしに入り回路部における消費電力をなくすことができる半導体要積回路を提供することにある。

[発射の概要]

この発明にあっては、外部から入力される信号がそれぞれのゲートに印加され、直列接続された Pチャネル及びNチャネルMOSトランジスタを 有する入力回路と、この入力回路と電線との間 FA入され、電線電圧を所定値だけ輝下してこの入 力回路に供給する電圧降下手段とを具値したこと を特徴とする半導体集積回路が提供されている。 [花明の実施例]

以下、図面を参照してこの発明の一実施例を説明する。

第1回はこの発明の一実施例による半導体集積

であればこの P チャネル M O S トランジスタ 11はオフする。 従って、この C M O S インパータ 13には電波で 2 V 以上であればらいため、この入力 図路部を備えた半準体集積回路では、外部に抵抗を接続しなくても、 T T L 回路では、外 チャネル M O S 型 図路の出力 信号で駆動しても入力 図路部における消費電力をなくすことができる。

第2回はこの発明の他の実施例による半導体集団のの入力回路部の構成を示す回路図である。この実施例回路では上記デブレッション型のMOSトランジスタ21を設設VCとの同に直列接続された2個のPチャネルでエンハンスメント型のMOSトランジスタ22及び23を挿入することのである。そしてこの両MOSトランに接続されている。また、この両MOSトランジスタ22及び23それでいる。また、この両MOSトランジスタ22及び23それでいる。また、この両MOSトランジスタ22及び23それでの関節循圧は他のPチャネル

四路の入力回路部の構成を示す回路図である。この実施例回路は、前記第4個限りである路路に示すとの間部に示すといる。 13と電報 V C との間がたり スタ21を挿入するようにしたものであびパーシスク 21を挿入するようにしたもので及びパースク にかく クート (チャネル領域となるの M O S トランジスタ 21の関係となる。また、この M O S トラン に を と なる で M O S トラン に を と なる の M O S トラン に タ 21の関係性に 例えば - 3 V に 設定されている。

 $(\)$

このような構成において、上記MOSトランジスタ21のドレイン電圧、つまりCMOSインパータ13の電源電圧は、MOSトランジスタ21のゲート電圧Vaからその関値電圧Vth21をさし引いた値(VaーVth21)以上にはならない。ここでVaはアースであるからOVであり、Vth21はテめー3Vにされているので、CMOSインパータ13の電源圧は3V以上にはならない。従って、このCMOSインパータ13内のPチャネルMOSトランジスタ11の関値電圧が-1Vに設定されていても、信号匠の"1"レベル電圧が+2V以上

MOSトラングスタと同様に一1Vに設定されている

この実施例回路では電磁電圧VCが+5Vであるときに、CMOSインパータ13の電源電圧はこの5VからPチャネルMOSトランジスタ2国分の課値電圧の和をさし引いた3V以上にはならない。

第3回は上記第1回の変形例を示す9回の変形例を示す9回の変形例を示す13内の変形の変形例を示す13内のの変形の変形ので形のので形のでは、11のパックゲートにはようにしたものの P チャネル M O S ト で あることには十分な パックゲート パイアス がか ク で る ことには十分な パック ク ート パイアス が かった たい この 関 象 分 に け い 電 愛 電圧で 動作 さ せ る こと が 可能となる。

[発明の効果]

以上説明したように、この発明によれば、外部

特開昭62-125713(4)


に抵抗を接続することなしに入力回路部における 消費電力をなくすことができる半導体製価回路を 促供することができる。

4. 図面の簡単な説明


第1回はこの発明の一実施例の構成を示す回路 図、第2回はこの発明の他の実施例の構成を示す 自路回、第3回は上記第1回の実施例の変形例の 構成を示す回路回、第4回は従来回路の回路回で ある。

10 ··· 入力増子、 11. 16 ··· P チャネルのMOSトランジスタ、 12. 17 ··· P チャネルのMOSトランジスタ、 13. 15 ··· C M O S インバータ、 21 ··· P チャネルでデブレッション型のMOSトランジスタ、 22. 23 ··· P チャネルでエンハンスメント型のMOSトランジスタ。


出版人代理人 弁理士 鈴江武彦




1 🔯 اند



第 2 図



郑 3 図



缩 4 团